HDLBits
Nesta pasta estão soluções explicadas para problemas retirados do site HDLBits. Trata-se de um excelente material para a prática de projeto de hardware usando Verilog. O material deve ser usado paralelamente ao material teórico das aulas.
Se você não lê bem em inglês, pode abrir uma segunda janela do site usando tradução automática, mas deve submeter as soluções na janela original em inglês, pois o tradutor impede o funcionamento correto do site.
Nesta playlist eu explico a solução de todos os exercícios do site.
Índice dos problemas
- Passo um
- Zero
- Fio
- Quatro fios
- Porta NOT
- Porta AND
- Porta NOR
- Porta XNOR
- Declarando fios
- CI 7458
- Vetores e concatenação
- Vetores em mais detalhes
- Seleção de parte vetorial
- Operador bit a bit em vetores
- Redução em vetores
- Concatenação de vetores
- Invertendo um vetor
- Operador de replicação
- Concatenação e replicação
- Módulo
- Três módulos
- Módulos e vetores
- Somador carry-select
- Somador-subtrator
- Blocos
always
combinacionais - Blocos
always
com clock - Comando
if
- Comando
if
inferindo latch - Evitando latches
- Inversão de vetor com
for
- Contagem de bits 1
- Tabela verdade
- Igualdade entre 2 bits
- Tocar ou vibrar?
- Vetores ainda mais longos
- Multiplexador 256x1
- Multiplexador 4 bits 256x1
- Registrador 8 bit reset síncrono
- Registrador 8 bit reset assíncrono
- Mux e flip-flop
- Detector de borda
- Contador de década
- Relógio de 12 horas
- LUT de 3 entradas
- Regra 90
- FSM reset assíncrono
- FSM reset síncrono
- Reservatório
- Lemmings batem
- Lemmings caem
- Lemmings cavam
- Lemmings morrem
- Receptor serial
- Receptor serial
- Mealy 101
- Bugs nand3
- Simulação Comb. 1
- Simulação Seq. 7
- Test bench clock