Lógica Digital

Index

Lógica Digital

menotti/ld

Home
Digitaljs
Digitaljs
- DigitalJS
Hdlbits
Hdlbits
- HDLBits
- 001 step one
  001 step one
  - Explicação
- 002 zero
  002 zero
  - Explicação
- 003 wire
  003 wire
  - Explicação
- 004 wire4
  004 wire4
  - Explicação
- 006 andgate
  006 andgate
  - Explicação
- 007 norgate
  007 norgate
  - Explicação
- 010 7458
  010 7458
  - Explicação
- 011 vector0
  011 vector0
  - Explicação
- 012 vector1
  012 vector1
  - Explicação
- 015 gates4
  015 gates4
  - Explicação
- 017 vectorr
  017 vectorr
  - Explicação
- 020 module
  020 module
  - Explicação
- 023 module shift
  023 module shift
  - Explicação
- 024 module shift8
  024 module shift8
  - Explicação
- 032 always if2
  032 always if2
  - Explicação
- 036 always nolatches
  036 always nolatches
  - Explicação
- 040 vector100r
  040 vector100r
  - Explicação
- 041 popcount255
  041 popcount255
  - Explicação
- 051 truthtable1
  051 truthtable1
  - Explicação
- 052 mt2015 eq2
  052 mt2015 eq2
  - Explicação
- 060 gatesv100
  060 gatesv100
  - Explicação
- 127 exams ece241 2013 q4
  127 exams ece241 2013 q4
  - Explicação
Labs
Labs
- Laboratórios
- 01 demo
  01 demo
  - Introdução ao kit de FPGA
- 02 blink
  02 blink
  - Blink
- 03 leds
  03 leds
  - Index
- 06 gray
  06 gray
  - Index
- 07 addsub
  07 addsub
  - Somador/Subtrator de 4 bits com sinal
- 07 pos2sop
  07 pos2sop
  - Comparando duas funções lógica equivalentes (POS e SOP)
- 08 guess
  08 guess
  - Jogo da conversão (HEX2BIN)
- 10 time
  10 time
  - Simulação temporal
Livro
Livro
- Index
Sim
Sim
- Simulações no GitHub
- 00 getting started
  00 getting started
  - Como fazer usando o navegador (l4m3r)
- 01 basic operators
  01 basic operators
  - Simulação das Operações Básicas de Verilog
- 02 vector operators
  02 vector operators
  - Vetores e sua operações
- 03 structural modules
  03 structural modules
  - Verilog estrutural, instanciando e conectando módulos
- 04 structural mux
  04 structural mux
  - Verilog estrutural, instanciando e conectando módulos novamente
- 05 shannon expansion
  05 shannon expansion
  - Implementando uma função simples usando a expansão de Shannon
- 06 maxterms minterms
  06 maxterms minterms
  - Convertendo uma função lógica de POS para SOP
- 07 karnaugh maps
  07 karnaugh maps
  - Obtendo expressões com Mapas de Karnaugh para implementação
- 08 adder subtractor
  08 adder subtractor
  - Somador/Subtrator de 32 bits
- 09 priority encoder
  09 priority encoder
  - Implementando um decodificador de 16 bits com prioridade
- 10 remote lab
  10 remote lab
  - Laboratório Remoto de FPGAs
- 11 behavioral brown
  11 behavioral brown
  - Evitando código comportamental para funções combinacionais
- 12 moore mealy
  12 moore mealy
  - Maquina de Estados Finitos (Moore vs Mealy)
- 13 fibonacci bus
  13 fibonacci bus
  - Gerando a sequência de Fibonacci em um barramento tristate

Index

Este material é complementar ao livro Introdução à Lógica Digital com Verilog: Uma abordagem prática.