Simulação das Operações Básicas de Verilog

Siga as instruções na página da disciplina para maiores detalhes.

Mas, nesse caso, tudo é bem simples, basta completar a implementação de todas as saídas no arquivo basic.v.