Implementando um decodificador de 16 bits com prioridade

O objetivo desta simulação é implementar um codificador de 16 bits em Verilog Estrutural, a partir de um arranjo de codificadores de 4 bits e um multiplexador fornecidos.

Para isso, você não pode usar Verilog Comportamental.