

Lógica Digital (1001351)

Introdução à Verilog



Prof. Ricardo Menotti

menotti@ufscar.br

Prof. Luciano de Oliveira Neris

lneris@ufscar.br

Atualizado em: 19 de março de 2024

Departamento de Computação

Centro de Ciências Exatas e de Tecnologia

Universidade Federal de São Carlos

Introdução à Verilog

Introdução à Verilog

- Verilog é uma linguagem complexa, mas neste curso não vamos abordar todas as suas potencialidades;
- O que vamos aprender será suficiente para projetar e testar uma grande variedade de circuitos;
- Iremos abordar as funcionalidades da linguagem a medida que avançarmos com os circuitos digitais;
- A principal habilidade desejada neste curso é a capacidade de traduzir com facilidade um circuito para Verilog e vice-versa;
- Isso só pode ser alcançado com a prática, pois assim como na programação, estudar problemas resolvidos não ajuda muito.

Introdução à Verilog

- Em Verilog há várias maneiras de se descrever um mesmo circuito, por exemplo, a partir:
 - **Funcional ou Lógica:** de funções ou portas básicas;
 - **Estrutural:** de uma hierarquia de componentes;
 - **Comportamental:** da descrição de seu comportamento;
- Pode-se usar combinações das metodologias.

Exemplo: multiplexador




Figure 2.36 The logic circuit for a multiplexer.

```
1 // Behavioral specification
2 module example3(input x1, x2, s,
3                   output reg f);
4   always @ (x1, x2, s)
5     if (s==0)
6       f = x1;
7     else
8       f = x2;
9 endmodule
```

```
1 module example2(input x1, x2, s,
2                   output f);
3   assign f =
4     (x1 & ~s) | (x2 & s);
5 endmodule
1 module example1(x1, x2, s, f);
2   input x1, x2, s;
3   output f;
4
5   not (k, s);
6   and (g, k, x1);
7   and (h, s, x2);
8   or (f, g, h);
9 endmodule
```

Outro exemplo

```
1 module example2 (x1, x2, x3, x4, f, g, h);
2   input x1, x2, x3, x4;
3   output f, g, h;
4
5   and (z1, x1, x3);
6   and (z2, x2, x4);
7   or  (g, z1, z2);
8   or  (z3, x1, ~x3);
9   or  (z4, ~x2, x4);
10  and (h, z3, z4);
11  or  (f, g, h);
12 endmodule

1 module example2 (x1, x2, x3, x4, f, g, h);
2   input x1, x2, x3, x4;
3   output f, g, h;
4
5   assign g = (x1 & x3) | (x2 & x4);
6   assign h = (x1 | ~x3) & (~x2 | x4);
7   assign f = g | h;
8 endmodule
```




Figure 2.39 Logic circuit for the code in Figure 2.38.

Top-level module




Figure 2.44 A logic circuit with two modules.

Introdução à Verilog

```
1 // Top-level module
2 module adder_display(x, y, a, b,
3                      c, d, e, f, g);
4   input x, y;
5   output a, b, c, d, e, f, g;
6   wire w1, w0;
7
8   adder U1 (x, y, w1, w0);
9   display U2 (w1, w0, a, b, c,
10              d, e, f, g);
11 endmodule
12
13 // An adder module
14 module adder (a, b, s1, s0);
15   input a, b;
16   output s1, s0;
17
18   assign s1 = a & b;
19   assign s0 = a ^ b;
20 endmodule
21
22 // A module for driving a
23 // 7-segment display
24 module display(s1, s0, a, b,
25                 c, d, e, f, g);
26   input s1, s0;
27   output a, b, c, d, e, f, g;
28
29   assign a = ~s0;
30   assign b = 1;
31   assign c = ~s1;
32   assign d = ~s0;
33   assign e = ~s0;
34   assign f = ~s1 & ~s0;
35   assign g = s1 & ~s0;
36
37 endmodule
```

Como NÃO escrever Verilog

- NÃO escrever código que se assemelhe a um programa de computador, contendo muitas variáveis e loops;
 - É difícil determinar qual circuito lógico as ferramentas CAD produzirão ao sintetizar código assim;
- Neste curso veremos exemplos completos de código Verilog que representam uma ampla gama de circuitos lógicos;
 - Neles o código é facilmente relacionado ao circuito lógico descrito;
 - Procure adotar o mesmo estilo de código;
- *Se não for possível determinar prontamente qual circuito lógico é descrito pelo código Verilog, então as ferramentas CAD provavelmente não sintetizarão o circuito que o projetista está tentando modelar;*
- **Analise o circuito resultante produzido pelas ferramentas de síntese;**

Bibliografia

Bibliografia

- Brown, S. & Vranesic, Z. - Fundamentals of Digital Logic with Verilog Design, 3rd Ed., Mc Graw Hill, 2009
- <http://www.asic-world.com/verilog/>
- <https://www.edaplayground.com/>
- <https://digitaljs.tilk.eu/>

Lógica Digital (1001351)

Introdução à Verilog



Prof. Ricardo Menotti

menotti@ufscar.br

Prof. Luciano de Oliveira Neris

lneris@ufscar.br

Atualizado em: 19 de março de 2024

Departamento de Computação

Centro de Ciências Exatas e de Tecnologia

Universidade Federal de São Carlos